コプレーナ線路整合回路を用いた無線通信用RF-CMOSフロント エンドの設計手法

晴一^{†a)} 川上 晃治^{††} 金谷 中村 御哉 啓二† 吉田

Design of Coplanar Waveguide Matching Circuit for RF-CMOS Front-End

Haruichi KANAYA^{†a)}, Tetsuya NAKAMURA^{††}, Kouji KAWAKAMI^{††}, and Keiji $YOSHIDA^{\dagger}$

あらまし 我々はマイクロ波帯における送受信機の高性能化,小型化のため,インピーダンス整合回路をフィ ルタに組み込むことにより、アンテナと一体化させる設計法を提案し、研究を進めてきた、本論文では、能動素 子として, CMOS プロセスにより低雑音増幅器 (LNA) 及び電力増幅器 (PA) を設計し, その入出力インピーダ ンスを、分布定数線路を用いた整合回路によりチップ上で整合する方法を提案した、分布定数線路として、コプ レーナ線路 (CPW)を導入することにより,小型化設計を行った.まず CPW メアンダ線路の高周波特性を電磁 界シミュレータにより評価し実測値との比較を行った.次に,整合回路一体型増幅器を設計し,シミュレータに よる性能予測を行った.なお,ターゲットとする周波数として無線 LAN 用 (IEEE802.11b, 2.4 GHz)とした. キーワード RF-CMOS, 無線 LAN, コプレーナ線路, インピーダンス整合回路

1. まえがき

論

文

移動体通信(IMT2000), 無線 LAN, 衛星通信等, 近年の情報化社会の急激な発展により,より高性能・ 高効率な通信システムを実現するデバイスの開発が期 待されている.これを実現できる技術として,ディジ タル回路とのマッチングが良い CMOS 回路をアナロ グ回路に適用することにより,フィルタ・低雑音増幅器 (Low Noise Amplifier: LNA) ・パワーアンプ (PA) からベースバンド部,更にはディジタル回路等を集積 化した,モノリシック・マイクロ波集積回路 (MMIC) を開発することが急務の課題となっている[1],[2].既 に無線 LAN においては, PC カード用の高周波フロン トエンドとして,2チップのシステムが開発されてい る.しかしながら,周波数選択用及び,高調波除去用

フィルタは外付けされている.

また,低雑音増幅器は通常,外部回路との50Ω整合 (共役整合)あるいは, 雑音整合のため, CMOS チッ プ上にスパイラルインダクタを装荷しており,このサ イズが小型化設計を阻む原因となっている.更に,ス パイラルインダクタはQ値が非常に低いことや,イ ンダクタの自己共振により,高利得化・低雑音化及び 高周波化が難しい.またフィルタ回路設計も不可能で ある.

そこで我々は,将来の高周波化のためにスパイラル インダクタを排除した設計方法として,分布定数線路 とインピーダンス反転回路(インバータ回路)を用い た共振器構造を導入し,フィルタ回路(帯域設計)と 整合回路を一体化した回路素子を CMOS 上に実現す ることを目的とする、なお分布定数型共振器のサイズ は周波数の増大に反比例して小型化できる.

伝送線路として信号線と接地導体が同一平面上に存 在するコプレーナ線路 (CPW)を用いたので, CMOS 能動素子と容易に結合でき、また接地も容易であるた め,デバイスの小型化が可能である.図1に高周波部 のブロック図を示す.通常のシステムでは図 1(a)のよ

[†] 九州大学大学院システム情報科学研究院, 福岡市 Graduate School of Information Science and Electrical Engineering, Kyushu University, Fukuoka-shi, 812-8581 Japan †† 九州大学大学院システム情報科学府,福岡市

Graduate School of Information Science and Electrical Engineering, Kyushu University, Fukuoka-shi, 812-8581 Japan a) E-mail: kanaya@ed.kyushu-u.ac.jp



- 図 1 高周波回路のブロック図 (a) オフチップ型 (b) オン チップ型
- Fig. 1 Brock diagram of the RF section. (a) Conventional type. (b) On-chip type.

うに,フィルタは外付けされている.我々はこれまで, 外付け回路として,アンテナ・整合回路・フィルタを 一体化した,フィルター体型アンテナの設計を行い, 既に公表済みである[3]~[5].本研究では,図1(b)の ように,CMOS上にフィルタを設計し,LNAの入出 力整合回路とそれぞれ一体化することを目的とする. なお,無線LAN (IEEE802.11b)使用される2.4 GHz 帯をターゲットとし,設計を行った.

2. 整合回路の設計法

本整合回路は、チェビシェフ帯域フィルタ(BPF)の 理論をもとにしている[6].BPFは分布定数線路とイ ンピーダンスインバータ(Kインバータ,K_{i,i+1})に より構成する.通常の無線LANカードでは、外付け BPFとして、チップ誘電体フィルタが用いられている. その仕様は一般に通過帯域100MHz,挿入損1.5dB, チェビシェフリプル0.5dB,1.9GHzにおける減衰量 30dBである.このスペックを満足するには少なくと も3段程度のBPF特性が必要であり、BPFを多段化 して、周波数選択性を向上させたいが、チップ面積の 制約のため本論文では1段フィルタとする.図2に示 すインピーダンスインバータ(Kインバータ)を用い た1段の帯域フィルタ(BPF)の設計式は、

$$K_{0,1} = \sqrt{w} \sqrt{\frac{Z_0 x_1}{g_0 g_1}}$$
(1)

$$K_{1,2} = \sqrt{w} \sqrt{\frac{x_1 Z_0}{g_1 g_2}}$$
(2)



図 2 K インバータを用いた一段の BPF Fig. 2 Circuit model of the 1 pole BPF with K inverter.



図 3 図 2 の中心部での等価回路



$$X_1 = x_1 \left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega}\right) \tag{3}$$

で与えられる.ここで X_1 はリアクタンススロープパ ラメータ x_1 をもつ直列共振器のリアクタンスである. w は比帯域, g_i はフィルタパラメータである.

図2のフィルタの中心部での等価回路は図3のよう に表されるので,抵抗比とQ値は,

$$\frac{R'_L}{R'_S} = \frac{g_0}{g_2}$$
(4)

$$Q = \frac{x_1}{R'_S + R'_L} = \frac{g_0 g_1 g_2}{w \left(g_0 + g_2\right)} \tag{5}$$

で与えられる.

次に,λ/4線路を用いることによる小型化設計手法 を説明する.

図4は, 我々が新たに提案する一つのKインバータ とλ/4線路を用いた分布定数型インピーダンス整合回 路である.入出力整合回路とも同じ設計法になるので, ここでは入力側整合回路についてのみ述べる.まず, インピーダンス整合法について説明する.Y_LはLNA の入力アドミタンスであり,

$$Y_L = \frac{1}{Z_L} \equiv G_L + jB_L \tag{6}$$

とする.

補償回路において Δl は式(7)のようにLNAのサセ



図4 λ/4線路を用いたフィルタ型インピーダンス整合回路 Fig.4 Circuit model of the quarter wavelength matching circuit.



図 5 図 4 の A-A' における等価回路 Fig.5 Equivalent circuit model at A-A' in Fig.4.

プタンス B_L を打ち消して補償するように決める.ただし C[F/m] は分布定数線路の単位長さ当りの容量である.

$$\Delta l = -\frac{B_L}{\omega_0 C} \tag{7}$$

次に、図4において Z'_L 及び R'_S は、 $\lambda/4$ 線路の特性インピーダンス Z_1 と電気長 θ を用いて式(8)~(12)のように書ける.

$$Z'_{L} = Z_{1}^{2}G_{L} + jX_{1} \equiv R'_{L} + jX'_{L}$$
(8)

$$X_1 = -Z_1 \cot \theta \cong x_1 \left(\frac{\omega}{\omega_0} - \frac{\omega_0}{\omega}\right) \tag{9}$$

$$x_1' = \frac{\pi}{4} Z_1 \tag{10}$$

$$R_L' = Z_1^2 G_L \tag{11}$$

$$R'_S = \frac{K_{0,1}^2}{Z_0} \tag{12}$$

ただし,式(8)で,LNAの入力インピーダンスが Z_0 よりも十分に大きい,つまり $|Y_L| \ll Y_0$ を仮定している.よって,図4のA-A'における等価回路は図5のように変形できる.

これが,1段フィルタと同一の構造になるためには, 式(4),式(5)の共振条件に代入して

$$\frac{R'_L}{R'_S} = \frac{Z_0}{K_{0,1}^2} Z_1^2 G_L = \frac{g_0}{g_2} \tag{13}$$

$$Q = \frac{x_1}{R'_S + R'_L} = \frac{Z_0}{K^2_{0,1}} \frac{x_1}{\left(1 + \frac{g_0}{g_2}\right)} = \frac{g_0 g_1 g_2}{w \left(g_0 + g_2\right)}$$
(14)

となる.この,2式を*K*_{0,1},*Z*₁について解くと最終的 に設計公式として

$$Z_1 = \frac{\pi}{4} \frac{w}{g_1 g_2 G_L}$$
(15)

$$K_{0,1} = \sqrt{w} \sqrt{\frac{Z_0 x_1}{g_0 g_1}} \tag{16}$$

$$x_1 = \frac{\pi}{4} Z_1 \tag{17}$$

が与えられる.つまり, $\lambda/4$ 線路の特性インピーダンス (Z_1) と $K_{0,1}$ でインピーダンス整合がとれる.また式 (16) から w を変えることで所望の帯域を得ることがで きる.なお,雑音整合を取る場合は, $Y_L = Y_{opt}^*$ (Y_{opt} : 雑音を最小にするアドミタンス)とすることにより上 式が適用できる[7].

3. 整合回路の設計

マイクロ波回路においては、マイクロストリップ線 路がよく用いられるが、我々は、整合回路をCMOS上 に設計するために、コプレーナ線路(Coplanar Wave guide: CPW)を用いた.CPWは、図6に示すよう に、信号線と接地導体が同一平面状にあるため、接地 が容易に実現できる.また、信号線幅と接地導体間隔 との比により、線路の特性インピーダンスを決定でき るので、比例縮小することにより、小型化が可能であ る.また、マイクロストリップ構造に比べ電界の放射 が少ないので、他の回路への影響も少ないと考えられ る.更に、Si基板の損失の影響をなくすために、最下 位のメタルと組み合わせたコンダクタバックド CPW 構造とした(図6).CPWの電磁界シミュレーションに はMomentum(アジレントテクノロジー)を用いた.

図7 に電磁界シミュレーションにおいてモデル化し た基板の断面構造を示す.メタルの損失を軽減するた めにメタル5層と4層を多数のビアで接続した.なお, 導体はA1,誘電体はSiO2とし,導電率,誘電率や誘 電損等の物性定数を用いて,シミュレーションを行っ た.図8 に CPW 整合回路のレイアウトイメージを示 Conductor-backed CPW

図 6 CPW 構造の概略図

CPW

Fig. 6 Schematic diagram of the CPW structure.



- 図7 CMOS 基板及び電磁界シミュレーションにおける 断面モデル
- Fig. 7 Sectional views of the real process and EMsimulated condition.



図 8 CPW マッチング回路のレイアウトイメージ Fig. 8 Layout image of the CPW matching circuit.

す.図8に示すようにλ/4線路と補償回路は小型化の ためメアンダ化した.Kインバータについてもメアン ダショートスタブを用いた.

4. 整合回路の設計

図9に高周波伝送特性測定の測定系写真を示す.測 定にはエアコプレーナプローブ(カスケードマイクロ テック)を用いた.予備実験として,コンダクタバッ クド CPW の特性を評価するために,50Ω線路のテス トチップを評価した.図10に線路のチップ写真を示 す.信号線幅は10μmである.線路はメアンダ形状で 長さ13mmであり,2.45 GHzのλ/4波長程度の線路 長である.図11に測定結果を示す.比較のため,電 磁界シミュレータによるシミュレーション結果も同時



図 9 高周波測定系写真 Fig. 9 Photograph of the RF measuring system.



図 10 コンダクタバックド CPW メアンダ線路の TEG チップ写真

Fig. 10 Photograph of the conductor-backed CPW.



図 11 **コンダクタバックド** CPW 線路の高周波特性 Fig. 11 Characteristics of the conductor-backed CPW.

に示す.電磁界シミュレーション結果から, $\lambda/4$ 波長 程度の線路長になると,アルミ電極による損失(電極 損)により2.45 GHz 付近で1 dB 程度の減衰があるこ とが予想される.一方実験結果においては,2.45 GHz 付近で更に1 dB 程度の減衰が見られるが,これは測 定用 PAD による損失(コプレーナプローブとの接続 を含む)によると考えられる.しかしながら電磁界シ ミュレータによる結果と比較的一致することから,電 磁界シミュレータによる CPW の設計が可能であるこ とが明らかとなった.今後,通信速度を上げるため使 用周波数の上昇が考えられるので,線路長の短縮によ る,更なる小型化,低損失化が可能となる.

整合回路一体型低雑音増幅器 (LNA) の設計

LNA 及び PA それぞれについて設計を行ったが,本 論文では,LNA の設計ついてのみ述べる.LNA の設 計には,TSMC社の 0.25 µm CMOS プロセスを用い た.CAD ツールとして VDEC より提供されている Virtuoso (cadence)を用いた.またLNA の入出力 インピーダンス及び雑音指数の算出には ADS (アジ レントテクノロジー)を用いた.今回は無線 LAN 用 (IEEE802.11b に準拠)のRF フロントエンドを設計す るため,中心周波数 2.447 GHz,帯域 100 MHz とし, 2.で提案した設計理論を用いて,Kインバータと λ/4 線路を用いた入出力整合回路を設計し,電磁界シミュ レータにより設計理論の検証を行った.

まず,2.45 GHz における LNA の入出力インピーダ ンスを回路シミュレータにより測定する.次に,得られ た入出力インピーダンスの値を用いて,電磁界シミュ レータにより整合回路の設計する.その際,電磁界シ ミュレータのポートインピーダンスを,LNA の入力 または出力インピーダンスに置き換えることで設計を 行った.電磁界シミュレータで得られた整合回路部の Sパラメータを回路シミュレータに取り込み,アンプ 部と組み合わせることにより最終的な結果を得た.図 12 に入出力に1段フィルター体型整合回路を付加した LNA のチップレイアウトを示す.小型化のために,図 10 のように線路を折り曲げたメアンダ構造とした.入 出力部はエアコプレーナプローブによる計測のための パッド (CPW PAD)を設けている.アンプ部の面積 は入出力 PAD 込みで 2.2×0.2 mm である.

図13に入力電力利得及び反射係数の周波数特性を 示す.なお、シミュレーション結果には、アルミ電極 の損失は考慮しているが、CPW線路の実験結果で得 られた損失は考慮していない.回路シミュレーション により、2.45 GHzにおいて電力利得=15 dBを得た. 図13の反射係数から2.45 GHzを中心として整合が とれていることが分かる.また、図14に示すように、



図 12 入出力整合回路一体型 LNA のレイアウト図

Fig. 12 Layout of input and output matching circuit connected with LNA.



図 13 登台回路一座堂 LNA のマイクロ波特性 Fig. 13 Characteristics of the LNA with input and output matching circuit.

2.45 GHz において雑音指数=1.8 dB を得た. 図 15 に LNA の入出力部での入力及び出力インピーダンスを 示す.入力部,出力部ともほぼ実部 50Ω,虚部 0Ω に 整合されており,本設計法により分布定数線路を用い た整合回路が設計可能となった.

通常はソース-接地間に値の小さなインダクタを挿 入し直列帰還により入力インピーダンスの実部をほぼ 50Ωに見せる方式がとられるが,1.にも述べたように, スパイラルインダクタを排除することは今後の高周波 化,高機能化のために非常に重要であるので今回は, スパイラルインダクタを一切使用しない設計とした. その結果,本研究で設計したLNAの入力インピーダ



図14 整合回路一体型 LNA の雑音指数 Fig.14 Noise figure of the LNA with input and output matching circuit.



図 15 整合回路一体型 LNA の入出力インピーダンス Fig. 15 Input and output impedance of the LNA with input and output matching circuit.

ンスから整合条件を算出すると,従来用いられている スパイラルインダクタ(集中定数回路)で整合をとる 場合は2.45 GHz において約 60nH のインダクタンス が必要となる.しかしながら今回提案した CPW(分 布定数回路)を用いることにより,面積比が約1/2に 減少し,更に帯域設計も可能となり,チップサイズを 飛躍的に小型化することが可能であると考えられる. 更に,スパイラルインダクタは自己の磁界の漏れのた め,今回のデザインルールでは,その周囲50 µm 以内 にほかのデバイスを配置することができないが,分布



図16 RF-CMOSフロントエンドのチップレイアウト (チッ プサイズ:5mm×5mm)

Fig. 16 Chip layout of RF-CMOS front-end (Chip size : $5 \text{ mm} \times 5 \text{ mm}$).

定数線路はその形状を自由に曲げることができるので, 高集積化の際に非常に有利である.

6. む す び

分布定数線路とインバータ回路による BPF を応用 してフィルタと整合回路を一体化し, CMOS上にオン チップ化することにより, フィルター体型 RF-CMOS 低雑音増幅器,パワーアンプの設計手法を提案した. また,アナログ回路とベースパンド処理を同ーチップ に搭載した,チップを現在試作中であり,そのチップ レイアウトを図16に示す.なお,図16では,LNAの 入力及び PA の出力のみ,本論文で提案した整合回路 を付加している.一般に,スパイラルインダクタ等の 集中定数素子は,自己共振により,高周波での使用は 不可能である.一方,本整合回路は共振構造を利用し ているので,使用周波数の上昇に伴い,より小型化が 可能となる.また本整合回路は,フィルタ回路設計が 可能であるので,整合回路の多段化により帯域フィル タ(BPF)と一体化した設計が可能である.

謝辞 本研究の一部は東京大学大規模集積システム 設計教育研究センタを通しケイデンス(株)の協力で行 われたものである.本研究の一部は科学技術振興財団 イノベーションプラザ福岡との共同研究である.本研 究の一部は,福岡地域文部科学省知的クラスター創成 事業の支援による.また,本研究の一部は科学研究費 補助金(15760245,14GS0218)によるものである.

文 献

- A. Matsuzawa, "RF-SoC-expectations and required conditions," IEEE Trans. Microw. Theory Tech., vol.50, no.1, pp.245–253, Jan. 2002.
- [2] M. Ono, N. Suematsu, S. Kubo, K. Nakajima, Y. Iyama, T. Takagi, and O. Ishida, "Si substrate registivity design for on-chip matching circuit based on electro-magnetic simulation," IEICE Trans. Electron., vol.E84-C, no.7, pp.923–929, July 2001.
- [3] K. Yoshida, T. Takahashi, H. Kanaya, T. Uchiyama, and Z. Wang, "Superconducting slot antenna with broadband impedance matching circuit," IEEE Trans. Appl. Supercond., vol.11, no.1, pp.103–106, March 2001.
- [4] H. Kanaya, Y. Koga, J. Fujiyama, G. Urakawa, and K. Yoshida, "Design and performance of high Tc superconducting coplanar waveguide matching circuit for RF-CMOS LNA," IEICE Trans. Electron., vol.E86-C, no.1, pp.37–41, Jan. 2003.
- [5] H. Kanaya, Y. Koga, G. Urakawa, and K. Yoshida, "Design of HTS coplanar waveguide matching circuit for low noise CMOS-HTS receiver," IEEE Trans. Appl. Supercond., vol.13, no.2, pp.1031–1034, June 2003.
- [6] G. Matthaei, L. Young, and E. Jones, Microwave Filters, Impedance-Matching Networks, and Coupling Structures, pp.427–440, McGraw-Hill, 1964.
- [7] 吉田啓二,金谷晴一,"インピーダンス整合回路とそれを用 いた半導体素子及び無線通信装置,"特願 2003-64128.
 (平成16年4月6日受付,6月7日再受付)



金谷晴一(正員)

1990山口大・理・物理卒.1994九大大学院 工学研究科博士後期課程期間短縮修了.日本 学術振興会特別研究員(PD),山口大・工学 部助手,マサチューセッツ工科大学(MIT)博 士研究員を経て,1999九州大院・システム情 報科学研究院助手.2003九州大院・システム

情報科学研究院助教授,システムLSI研究センター助教授併任. 工博.無線通信用システムLSIの設計評価に関する研究に従事. 2003 第5回LSI IP デザイン・アワード開発奨励賞受賞.IEEE,応用物理学会,日本物理学会,低温工学会各会員.



中村 徹哉 (学生員)

2003九大・工・電気情報卒.現在,同大大 学院システム情報科学府電子デバイス工学専 攻在学中.RF CMOS回路の設計及び評価に 関する研究に従事.



川上 晃治 (学生員)

2003 九大・工・電気情報卒.現在,同大大 学院システム情報科学府電子デバイス工学専 攻在学中.小型平面型フィルタの設計及び評 価に関する研究に従事.



吉田 啓二 (正員)

1971 九大・工・電子卒.1976 同大大学院博 士後期課程了.九州大大学院システム情報科 学研究院教授.工博.高速光通信デバイス及 び無線通信用システムLSIの設計開発に関す る研究に従事.応用物理学会,低温工学会各 会員.